Commits

Iain Buclaw committed 7861f5a

Make SSE3 iasm opcodes available for 32bit.

Comments (0)

Files changed (1)

     { "divsd", Op_DstSrcSSE },
     { "divss", Op_DstSrcSSE },
     { "dl",    Op_dl },
+    { "dppd",  Op_DstSrcImmS },
+    { "dpps",  Op_DstSrcImmS },
     { "dq",    Op_dl },
     { "ds",    Op_ds },
     { "dt",    Op_de },
     { "outsb", Op_outsX },
     { "outsd", Op_outsX },
     { "outsw", Op_outsX },
+    { "pabsb",  Op_DstSrcSSE },
+    { "pabsd",  Op_DstSrcSSE },
+    { "pabsw",  Op_DstSrcSSE },
     { "packssdw", Op_DstSrcMMX }, // %% also SSE
     { "packsswb", Op_DstSrcMMX },
     { "packuswb", Op_DstSrcMMX },
     { "paddusb",  Op_DstSrcMMX },
     { "paddusw",  Op_DstSrcMMX },
     { "paddw",    Op_DstSrcMMX },
+    { "palignr",  Op_DstSrcSSE },
     { "pand",     Op_DstSrcMMX },
     { "pandn",    Op_DstSrcMMX },
     { "pavgb",    Op_DstSrcMMX },
     { "pfrsqrt",  Op_DstSrcMMX },
     { "pfsub",    Op_DstSrcMMX },
     { "pfsubr",   Op_DstSrcMMX },
+    { "phaddd",   Op_DstSrcSSE },
+    { "phaddsw",  Op_DstSrcSSE },
+    { "phaddw",   Op_DstSrcSSE },
+    { "phsubd",  Op_DstSrcSSE },
+    { "phsubsw", Op_DstSrcSSE },
+    { "phsubw",  Op_DstSrcSSE },
     { "pi2fd",    Op_DstSrcMMX }, // %%
     { "pinsrw",   Op_DstSrcImmM }, // gpr32(16), mem16 src, sse too
+    { "pmaddubsw",Op_DstSrcSSE },
     { "pmaddwd",  Op_DstSrcMMX },
     { "pmaxsw",   Op_DstSrcMMX },
     { "pmaxub",   Op_DstSrcMMX },
     { "pminsw",   Op_DstSrcMMX },
     { "pminub",   Op_DstSrcMMX },
     { "pmovmskb", Op_DstSrcMMX },
+    { "pmulhrsw", Op_DstSrcMMX },
     { "pmulhrw",  Op_DstSrcMMX }, // AMD 3dNow!
     { "pmulhuw",  Op_DstSrcMMX },
     { "pmulhw",   Op_DstSrcMMX },
     { "prefetcht1",  Op_SrcMemNT },
     { "prefetcht2",  Op_SrcMemNT },
     { "psadbw",   Op_DstSrcMMX },
+    { "pshufb",   Op_DstSrcImmM },
     { "pshufd",   Op_DstSrcImmM },
     { "pshufhw",  Op_DstSrcImmM },
     { "pshuflw",  Op_DstSrcImmM },
     { "pshufw",   Op_DstSrcImmM },
+    { "psignb",   Op_DstSrcSSE },
+    { "psignd",   Op_DstSrcSSE },
+    { "psignw",   Op_DstSrcSSE },
     { "pslld",    Op_DstSrcMMX }, // immediate operands...
     { "pslldq",   Op_DstSrcMMX },
     { "psllq",    Op_DstSrcMMX },
     { "psubusw",  Op_DstSrcMMX },
     { "psubw",    Op_DstSrcMMX },
     { "pswapd",   Op_DstSrcMMX }, // AMD 3dNow!
+    { "ptest",    Op_DstSrcSSE },
     { "punpckhbw", Op_DstSrcMMX },
     { "punpckhdq", Op_DstSrcMMX },
     { "punpckhqdq",Op_DstSrcMMX },
     { "movsq",  Op_movsd },
     { "movsxd", Op_movsx },
     { "movzbl", Op_DstSrcNT  },
-    { "pabsb",  Op_DstSrcSSE },
-    { "pabsw",  Op_DstSrcSSE },
     { "pabsq",  Op_DstSrcSSE },
-    { "palignr", Op_DstSrcSSE },
     { "pause",   Op_DstSrcMMX },
-    { "phaddd",  Op_DstSrcSSE },
-    { "phaddsw", Op_DstSrcSSE },
-    { "phaddw",  Op_DstSrcSSE },
-    { "phsubd",  Op_DstSrcSSE },
-    { "phsubsw", Op_DstSrcSSE },
-    { "phsubw",  Op_DstSrcSSE },
-    { "pmaddubsw", Op_DstSrcSSE },
-    { "pmulhrsw",  Op_DstSrcMMX },
     { "pop",    Op_DstQ },
     { "popa",   Op_Invalid },
     { "popad",  Op_Invalid },
     { "popfd",  Op_Invalid },
     { "popfq",  Op_SizedStack },
     { "popq",   Op_DstQ },
-    { "pshufb", Op_DstSrcImmM },
-    { "psignb", Op_DstSrcSSE },
-    { "psignd", Op_DstSrcSSE },
-    { "psignw", Op_DstSrcSSE },
     { "push",   Op_pushq },
     { "pusha",  Op_Invalid },
     { "pushad", Op_Invalid },